Selasa, 24 Mei 2011

tugas modul 5

TUGAS
PRAKTIKUM SISTEM DIGITAL


MODUL V
FLIP  -  FLOP



Miko Dewi Hatmanti
123090061
Plug 2

Ass    : Jefri Senoaji



JURUSAN TEKNIK INFORMATIKA
FAKULTAS TEKNOLOGI INDUSTRI
UNIVERSITAS PEMBANGUNAN NASIONAL “V” YOGYAKARTA



TUGAS

1.      Mengapa pada RS Flip-flop dengan clock memiliki hasil Q dan Q’ yang berubah-ubah ?

Jawab :
Hal ini dipengaruhi oleh inputan clock. Inputan clock ini berfungsi mengatur keadaan Set dan Reset. Bila inputan clock berlogik 0, maka perubahan logik pada input R dan S tidak akan mengakibatkan perubahan pada output Q dan Q’, artinya kondisi Next sama dengan kondisi Present-nya.
Akan tetapi apabila inputan clock berlogik 1, maka perubahan pada input R dan S dapat mengakibatkan perubahan pada output Q dan Q’, output Flip-flop akan berubah ke kondisi Next-nya sesuai dengan kombinasi input R dan S nya.


2.      Berikan skema Master Slave Flip-flop dan IC yang digunakan !

Jawab :
Skema Master Slave


IC yang digunakan adalah IC 74105.




Tidak ada komentar:

Posting Komentar